1.负责模拟电路模块（例如 放大器、带隙基准、LDO、PLL、ADC/DAC、高速接口电路等）的规格定义、电路架构选择、电路设计及仿真，分析仿真结果，优化电路性能、稳定性和鲁棒性。

2.与版图工程师紧密合作，指导关键模拟模块的版图设计，确保版图匹配、寄生效应最小化、满足可靠性规则（ESD, Latch-up）和工艺要求。

3.进行版图寄生提取和后仿真，评估寄生参数对电路性能的影响，并迭代优化设计。

4.支持实验室芯片测试，分析测试数据，验证设计性能，进行失效分析并协助解决测试中发现的问题。

5.撰写设计文档，包括规格书、设计报告、仿真报告和测试计划。

人员要求：

1.要求微电子学、电子工程、集成电路设计或相关专业的硕士及以上学位，具有3年及以上模拟集成电路设计经验。

2.拥有扎实的模拟电路基础，掌握系统的模拟集成电路设计理论。

3.熟练掌握Cadence Virtuoso ADE设计环境，以及Spectre/APS/HSPICE等仿真工具，具有Monte Carlo和工艺角分析经验，熟悉Calibre或类似工具进行DRC/LVS检查，及后仿电路提取。

4.深刻理解模拟版图设计要点（匹配、寄生、噪声隔离、ESD保护等），并能有效指导版图工作。

5.有车规级芯片设计经验者优先。

补充信息：

1.公司位置在北京理工大学，交通便利。

2.单位直签合同，待遇优良，发展空间大。